Die in der Kooperationsgemeinschaft Rechnergestützter Schaltungs- und Systementwurf (RSS) zusammengeschlossenen Fachgruppen laden dazu ein, Beiträge zum Themengebiet „Zuverlässigkeit und Entwurf“ einzureichen.

Heutige integrierte Systeme können hunderte Millionen von Transistoren enthalten, bestehen aus digitalen und analogen Komponenten unterschiedlicher Technologien und eröffnen völlig neue Anwendungsfelder. Eingebettete Systeme, Ein-Chip-Systeme, Multiprozessoren und Netzwerke auf einem Chip gehen über die Steuerung von Geräten und Anlagen, Fahrzeugen und Verkehrssystemen weit hinaus und stellen häufig besonders hohe Anforderungen an die Zuverlässigkeit. Dem steht gegenüber, dass bei weiter sinkenden Strukturgrößen in der Mikroelektronik die gefertigten elementaren Komponenten wie Transistoren und Leitungen über einen sehr großen Parameterbereich variieren werden. Mit Systemarchitekturen, die davon abhängen, dass sämtliche Komponenten fehlerfrei funktionieren, werden sich künftig keine wirtschaftlichen Ausbeuten erzielen lassen.

Es besteht dringender Bedarf an innovativen Verfahren, um die Ausbeute und die Zuverlässigkeit von mikro- und nanoelektronischen Systemen durch Fehlertoleranz und integrierte Reparaturmechanismen zu gewährleisten und ihre Qualität durch entsprechende Entwurfs-, Verifikations- und Testverfahren sicher zu stellen. Diese Verfahren müssen sowohl Fertigungsfehler und Parameterschwankungen als auch Störungen während des Betriebs kompensieren können.

Zu den möglichen Themen gehören:

Entwurfsmethodik
· Robuster Entwurf
· Synthesis for Reliability and Yield

Eingebettete Systeme
· Systemzuverlässigkeit
· Verfügbarkeit

Analoge Schaltungen
· RF
· Störsicherheit

Verifikation digitaler Systeme
· Korrektheit
· Nachweis von Fehlertoleranz und Zuverlässigkeitseigenschaften

Beschreibungssprachen und Modellierung
· Modellierung von Fehlertoleranz und Zuverlässigkeit

Testmethoden und Diagnose
· Defekt- und Fehleranalyse
· Test, Diagnose und Fehlertoleranz

Layoutentwurf
· Design for Manufacturability and Yield
· Lithografiegerechter Entwurf

Es sind Teilbeiträge von ca. 20 Minuten Dauer mit anschließender Diskussion sowie Poster vorgesehen. Die angenommenen Beiträge werden in einem zitierfähigen Tagungsband mit CD-ROM zusammengefasst.

Die Fachtagung ist auf Deutsch, es sind jedoch Beiträge und Vorträge auf Englisch willkommen. Die Beiträge sollten bis zu 8 Seiten umfassen. Es wird eine Möglichkeit zur elektronischen Einreichung geschaffen. Nähere Informationen unter:www.vde.com/ZuD.

Termine
27. Oktober 2006:  Einreichung der Beiträge
20. Dezember 2006: Benachrichtigung der Autoren

Tagungsort:
MARITIM Hotel München, Goethestraße. 7, 80336 München,
Tel.: +49 (0) 89 55235-0, Fax: +49 (0) 89 55235-900, E-Mail: info.mun@maritim.de
www.maritim.de/typo3/deutsch/hotels/hotels/hotel-muenchen.html