Platine unter Mikroskop im Labor
science photo / Fotolia
15.01.2015 Düsseldorf Kolloquium 20 0

Elektrotechnisches Kolloquium JTAG Technologie

Boundary Scan zur Fehlersuche an FPGAs
Termin
Beginn: 15.01.2015 18:00 Uhr
Ende: 15.01.2015 20:00 Uhr
Veranstaltungs-Sprache
de-DE
Veranstaltungsort

Fachhochschule Düsseldorf
Fachbereich 3
Josef-Gockeln-Str. 9
40474 Düsseldorf
DEUTSCHLAND

Veranstalter

VDE - Bezirk Düsseldorf e.V.

In Zusammenarbeit mit

Firma JTAG Technologies B.V. Büro Deutschland

Referenten

Herr Marco Sliwa

Bemerkungen

 

VDE und FHD Elektrotechnisches Kolloquium

FHD Hörsaal M13

Eintritt frei, Gäste sind willkommen

Kontakte

Ansprechpartner
Prof. Dr. Thomas Licht
FHD
40747 Düssedorf

_y53r9.2zty_Qwy-u@v99v2u58w.uv Tel. 0211-4351- 614

Ansprechpartner 2
Axel Dietrich

Tel. 02102 873344

Anfahrt