FAPS Erlangen-Nürnberg, SMT Fertigungslinie
15.09.2021 Expertengruppe

GMM Fachausschuss 5.3 Leiterplattenbestückung

Aktivitäten und Zielgruppe

Die wettbewerbsfähige Bestückung komplexer Leiterplatten mit hohen Qualitätsanforderungen ist nach wie vor ein wichtiger Industriezweig in Deutschland.
Im Fachausschuss 5.3 "Leiterplattenbestückung", dem sowohl Anbieter von Maschinenequipment als auch Anwender angehören, stellen der gegenseitige Informationsaustausch sowie die Besichtigungen der Fertigungsanlagen beim jeweiligen Gastgeber wichtige Komponenten dar.

Vision

Der Fachausschuss 5.3 ist die Plattform zum Austausch über aktuelle Themen und Herausforderungen in der Leiterplattenbestückung für Maschinenhersteller, Entwickler und Fertigungsunternehmen. Damit leistet der Fachausschuss einen signifikanten Beitrag zur Umsetzung der digitalen Transformation im Mittelstand und der Lösung technologischer Herausforderungen.

Die Arbeit im Fachausschuss

Bei den Arbeitskreistreffen werden hochkarätige Vorträge und Firmenbesuche zu Themen der Digitalisierung und Fertigungstechnologie gehalten und anschließend diskutiert. Durch den engen Austausch zu Forschungseinrichtungen, wie dem Lehrstuhl für Fertigungsautomatisierung und Produktionssystematik (FAPS) von der Friedrich-Alexander-Universität Erlangen-Nürnberg, werden stets neue Technologien und Ansätze zur Diskussion gestellt.
Die Mitgliedschaft und Teilnahme an den Sitzungen ist kostenlos. Gäste sind herzlich willkommen. Die thematische Ausrichtung der Sitzungen wird vom Mitgliederkreis definiert. Aktuell finden die Treffen online statt.
Bei Interesse wenden Sie sich gerne an den Fachausschussleiter Reinhardt Seidel.

Neues SiWOLAK-Tool - Kritische THT-Lötstellen frühzeitig erkennen

Wellen- und Selektivwellenlöten sind zuverlässige und weit verbreitete Lötprozesse für das automatisierte Weichlöten von THT-Bauteilen. Besonders im High-Mix Produktionsumfeld werden THT-Bauteile auf gemischt SMT-THT bestückten Leiterplatten mittels Selektivwelle gelötet, um umliegende Bauteile thermisch nicht zu schädigen und gleichzeitig unflexible, produktspezifische Masken oder Lötanlagenkonfigurationen zu vermeiden. Die Beurteilung der IPC-konformen Lötbarkeit, also der Fertigungsgerechtigkeit eines vorliegenden Multilayer Leiterplattenlayouts, ist jedoch eine Herausforderung in der Produktentwicklung und –fertigung.
Im AIF-IGF Projekt „Thermische Simulation von Wellen- und Selektivlötprozessen zur Optimierung des Leiterplattendesigns und der Anlagenparameter für IPC-konforme Kontaktierung von THT-Bauelementen“ (SiWOLAK) wurden experimentelle, numerische und analytische Modelle zur computergestützten Beurteilung von THT-Lötstellendesigns erforscht. Zudem wurde ein Excel-Tool entwickelt, mit welchem die thermischen Eigenschaften des Kupferlagendesigns einer konfigurierten Lötstelle hinsichtlich der Lötbarkeit vorab beurteilt werden kann.

Die genaue Projektbeschreibung und das Tool selbst finden Sie im Downloadbereich.

Weitere Aktuelle Themen

  • Digitalisierung
    • Umsetzungsstrategien im Unternehmen
    • Einsatz von künstlicher Intelligenz und maschinellen Lernverfahren
  • Technologie
    • Miniaturisierung
    • Losgröße 1
  • Networking

Kontakt:

M.Sc. Reinhardt Seidel
Downloads + Links

Das könnte Sie auch interessieren